Mikro Step
Kıdemli Üye
- Katılım
- 25 Eylül 2022
- Mesajlar
- 8,406
Gene bir simulator calismasi icin ornek.
Encoderlari biliyorsunuz. A ve B olmak uzere 2 cikisi vardir.
Milini bir yone cevirmeye basladiginizda her bir ilerletme adiminda 00-01-11-10 seklinde kod uretir.
Milini ters yonde cevirdiginizde ise en son hangi cikis degerinde ise o degerden yukaridaki gecis paterni terse doner.
Ornegin 11 durumunda iken mil ters yone cevrilirse her bir ilerletme adiminda bu kez 01-00-10-11 seklinde pasler uretir.
Bu kisa hatirlatmadan sonra
Encoder gibi davranan bir lojik devre tasarlayacagiz.
Dir ve Clk adinda iki sinyal girisimiz ile A ve B olmak uzere quadrature cikisimiz olacak.
Dir=0 iken her bir clk darbesi cikisin 00-01-11-10 seklinde gecislere neden olurken Clk uygulamadan once Dir=1 yapildiginda
o anki sayma degerinden geriye dogru gecis yapacak.
inverter 2 ceza puani
AND, OR 3 ceza puani
XOR 4 ceza puani
FF (turden bagimsiz olarak) 5 ceza puani
her bir diyod 1 ceza puani
her bir tansistor/Fet, Mosfet 1 ceza puani
En az ceza puani yarismayi kazanir.
Encoderlari biliyorsunuz. A ve B olmak uzere 2 cikisi vardir.
Milini bir yone cevirmeye basladiginizda her bir ilerletme adiminda 00-01-11-10 seklinde kod uretir.
Milini ters yonde cevirdiginizde ise en son hangi cikis degerinde ise o degerden yukaridaki gecis paterni terse doner.
Ornegin 11 durumunda iken mil ters yone cevrilirse her bir ilerletme adiminda bu kez 01-00-10-11 seklinde pasler uretir.
Bu kisa hatirlatmadan sonra
Encoder gibi davranan bir lojik devre tasarlayacagiz.
Dir ve Clk adinda iki sinyal girisimiz ile A ve B olmak uzere quadrature cikisimiz olacak.
Dir=0 iken her bir clk darbesi cikisin 00-01-11-10 seklinde gecislere neden olurken Clk uygulamadan once Dir=1 yapildiginda
o anki sayma degerinden geriye dogru gecis yapacak.
inverter 2 ceza puani
AND, OR 3 ceza puani
XOR 4 ceza puani
FF (turden bagimsiz olarak) 5 ceza puani
her bir diyod 1 ceza puani
her bir tansistor/Fet, Mosfet 1 ceza puani
En az ceza puani yarismayi kazanir.
